Federal Circuit Affirms Invalidity of Viasat Flash Memory Patent Against Western Digital
Was möchten Sie als Nächstes tun?
Wählen Sie Ihren Weg entsprechend Ihren aktuellen Bedürfnissen:
📋 Fallzusammenfassung
| Fallbezeichnung | Viasat Inc. v. Western Digital Corp. |
| Fallnummer | 24-1483 (Fed. Cir.) |
| Gericht | Bundesberufungsgericht, Berufung gegen das Berufungsgericht des District of Columbia |
| Dauer | Feb 2024 – Jan 2026 691 days |
| Ergebnis | Defendant Win — Patent Invalidated |
| Streitgegenständliches Patent | |
| Beschuldigte Produkte | Western Digital Flash Memory Products |
Fallübersicht
Die Parteien
⚖️ Kläger / Berufungskläger
Global communications technology company known for satellite internet and networking, with a diverse patent portfolio including signal processing and data integrity technologies.
🛡️ Beklagter / Berufungsbeklagter
One of the world’s largest data storage manufacturers, specializing in NAND flash memory, SSDs, and HDDs, with deep expertise in error correction technologies.
Das streitige Patent
This case centered on a patent covering forward error correction (FEC) technology crucial for data reliability in modern storage devices. This technology is foundational for ensuring the integrity of data stored in flash memories.
- • US8966347B2 — Forward error correction (FEC) with parallel error detection for flash memories.
Developing flash memory technology?
Prüfen Sie vor der Markteinführung, ob Ihr Design dieses oder damit verbundene Patente verletzen könnte.
Das Urteil und die rechtliche Analyse
Ergebnis
The Federal Circuit issued a clean affirmance, upholding the lower tribunal’s finding that Viasat’s patent, US8966347B2, was invalid. No damages were awarded to Viasat. This outcome definitively closes the matter at the appellate level for this patent.
Wichtige rechtliche Fragen
The case was classified as an Invalidity/Cancellation Action, meaning Western Digital successfully challenged the patentability of US8966347B2. Invalidity defenses in flash memory error correction cases often focus on prior art (§ 102/§ 103) or written description/enablement failures (§ 112).
The Federal Circuit’s affirmance suggests that it found sufficient legal and factual basis to uphold the invalidity determination, implying the lower tribunal’s findings were not clearly erroneous or legally flawed. This highlights the high bar for patentability in technology-dense fields like flash memory error correction where extensive prior art exists.
Freedom-to-Operate-Analyse (FTO)
This case highlights critical IP risks in flash memory design. Choose your next step:
📋 Die Auswirkungen dieses Falls verstehen
Informieren Sie sich über die spezifischen Risiken und Auswirkungen dieses Rechtsstreits.
- View all related patents in flash memory error correction
- Sehen Sie, welche Unternehmen in diesem IP-Bereich am aktivsten sind
- Understand claim construction patterns for FEC technologies
🔍 Das Risiko meines Produkts überprüfen
Führen Sie eine umfassende FTO-Analyse für Ihre eigene Technologie oder Ihr eigenes Produkt durch.
- Geben Sie Ihre Produktbeschreibung oder technischen Merkmale ein.
- KI identifiziert potenziell blockierende Patente
- Erhalten Sie einen umsetzbaren Risikobewertungsbericht
Hochrisikogebiet
Flash memory error correction (FEC)
Umfangreiche Stand der Technik
In FEC and parallel processing
Careful Design-Around Needed
To avoid similar claims
✅ Wichtigste Erkenntnisse
Federal Circuit affirmed invalidity of US8966347B2 covering parallel FEC for flash memories—strong precedent for invalidity-first defense strategies in storage IP cases.
Verwandte Rechtsprechung suchen →Appellate reversal of invalidity findings is difficult; patent holders must build strong prosecution records before litigation.
Präzedenzfälle erkunden →Häufig gestellte Fragen
The case involved US8966347B2 (Application No. US14/086807), covering forward error correction with parallel error detection for flash memories.
The Federal Circuit affirmed an invalidity determination under a patentability/invalidity action. Specific invalidity grounds were not publicly disclosed in available case records.
The affirmance strengthens invalidity defenses in the error correction patent space, signaling that prior art density in NAND flash and FEC technology can successfully defeat patent assertions at the Federal Circuit level.
Sind Sie bereit, Ihre Patentstrategie zu stärken?
Schließen Sie sich den über 18.000 Fachleuten aus dem Bereich des geistigen Eigentums an, die PatSnap Eureka nutzen, um mit KI-gestützter Präzision Recherchen zum Stand der Technik durchzuführen, Patentanmeldungen zu erstellen und Wettbewerbslandschaften zu analysieren.
Referenzen
- United States Court of Appeals for the Federal Circuit — Case 24-1483
- U.S. Patent and Trademark Office — Patent Center for US8966347B2
- Cornell Legal Information Institute – 35 U.S.C. §§ 102, 103, 112
- Public Access to Court Electronic Records (PACER)
- PatSnap – Lösungen für den Umgang mit geistigem Eigentum für Anwaltskanzleien
Dieser Artikel dient ausschließlich zu Informationszwecken und stellt keine Rechtsberatung dar. Alle Angaben zu den Fällen stammen aus öffentlich zugänglichen Gerichtsakten. Informationen zu den Funktionen der Plattform finden Sie auf PatSnap.