Monterey Research v. STMicroelectronics: Memory Patent Dispute Ends in Dismissal
Was möchten Sie als Nächstes tun?
Wählen Sie Ihren Weg entsprechend Ihren aktuellen Bedürfnissen:
📋 Fallzusammenfassung
| Fallbezeichnung | Monterey Research, LLC v. STMicroelectronics, Inc. |
| Fallnummer | 1:20-cv-00089 (D. Del.) |
| Gericht | US-Bezirksgericht für den Bezirk Delaware |
| Dauer | Jan 2020 – Apr 2024 1,560 days (4.3 years) |
| Ergebnis | Defendant Win — Dismissal with Prejudice |
| Streitige Patente | |
| Beschuldigte Produkte | DDR3/DDR4 SDRAM-compliant devices, LPDDR3/LPDDR4 memory controllers, SRAM-integrated microcontrollers (SPC570S40E1), SPEAr300/310/320/320s/600, STA1295, SPC750S40E1 |
Fallübersicht
Die Parteien
⚖️ Kläger
A patent assertion entity (PAE) holding intellectual property assets originally developed in the semiconductor memory space.
🛡️ Beklagter
The U.S. subsidiary of a global semiconductor leader with significant operations in automotive-grade microcontrollers, embedded processors, and memory-integrated system-on-chip (SoC) products.
Streitige Patente
This dispute centered on four U.S. patents covering semiconductor memory technologies, with claims spanning memory cell architecture, interface design, and semiconductor process technology:
- • US6459625B1 — Semiconductor memory technology
- • US6651134B1 — Memory architecture claims
- • US6534805B1 — Memory cell or interface technology
- • US7495951B1 — Memory-related semiconductor design
Developing memory products or integrated circuits?
Ensure your designs don’t infringe these or related patents. Early FTO is key.
Das Urteil und die rechtliche Analyse
Ergebnis
The case concluded with a **stipulated dismissal with prejudice** on April 29, 2024, pursuant to Federal Rule of Civil Procedure 41(a)(1)(A)(ii). Crucially, the dismissal stipulated that **each party bears its own attorneys’ fees and costs**, implying a negotiated resolution without public damages or a court ruling on the merits.
Wichtige rechtliche Fragen
The extended duration of the litigation (1,560 days) and its resolution via stipulated dismissal suggest several underlying dynamics. Semiconductor memory patent claims are highly technical, often leading to complex claim construction disputes. Given the accused products’ compliance with JEDEC standards (DDR3, DDR4, LPDDR3, LPDDR4), issues of standard-essentiality and design-around feasibility likely played a role. Furthermore, defendants frequently employ post-grant proceedings (IPR petitions) at the PTAB to challenge patent validity, which can significantly influence litigation posture. The mutual fee-bearing outcome points to neither party achieving a dominant litigation position after prolonged discovery and motion practice.
Freedom-to-Operate-Analyse (FTO)
This case highlights critical IP risks in semiconductor memory and JEDEC-standard products. Choose your next step:
📋 Die Auswirkungen dieses Falls verstehen
Informieren Sie sich über die spezifischen Risiken und Auswirkungen dieses Rechtsstreits.
- Alle 4 Patente in diesem Technologiebereich anzeigen
- Sehen Sie, welche Unternehmen am aktivsten im Bereich Speicherpatente sind.
- Understand claim construction patterns for JEDEC standards
🔍 Das Risiko meines Produkts überprüfen
Führen Sie eine umfassende FTO-Analyse für Ihre eigene Technologie oder Ihr eigenes Produkt durch.
- Geben Sie Ihre Produktbeschreibung oder technischen Merkmale ein.
- KI identifiziert potenziell blockierende Patente
- Erhalten Sie einen umsetzbaren Risikobewertungsbericht
Hochrisikogebiet
JEDEC-compliant DDR/LPDDR interfaces
4 Related Patents
In diesem konkreten Rechtsstreit
Strategische Verteidigung
Can neutralize NPE assertion
✅ Wichtigste Erkenntnisse
Rule 41(a)(1)(A)(ii) mutual dismissals with prejudice and self-bearing fee structures signal balanced litigation outcomes — neither side achieved dominant position after 1,560 days.
Verwandte Rechtsprechung suchen →Multi-patent, multi-product semiconductor cases in Delaware routinely run 4+ years before resolution.
Präzedenzfälle erkunden →Häufig gestellte Fragen
Four U.S. patents: US6459625B1, US6651134B1, US6534805B1, and US7495951B1, covering semiconductor memory architecture and interface technologies.
The parties filed a joint stipulation under FRCP 41(a)(1)(A)(ii), agreeing to dismiss all claims with each side bearing its own fees — indicating a negotiated resolution without judicial determination on the merits.
It confirms that JEDEC-standard memory products remain active NPE assertion targets; companies commercializing DDR4 or LPDDR4 devices should maintain proactive FTO analysis and IPR petition readiness.
Sind Sie bereit, Ihre Patentstrategie zu stärken?
Schließen Sie sich den über 18.000 Fachleuten aus dem Bereich des geistigen Eigentums an, die PatSnap Eureka nutzen, um mit KI-gestützter Präzision Recherchen zum Stand der Technik durchzuführen, Patentanmeldungen zu erstellen und Wettbewerbslandschaften zu analysieren.
Referenzen
- PACER — Case No. 1:20-cv-00089, D. Del.
- USPTO Patent Center — Patent Details
- JEDEC Solid State Technology Association — Standards
- Cornell Legal Information Institute – Bundeszivilprozessordnung § 41
- PatSnap – Lösungen für den Umgang mit geistigem Eigentum für Anwaltskanzleien
Dieser Artikel dient ausschließlich zu Informationszwecken und stellt keine Rechtsberatung dar. Alle Angaben zu den Fällen stammen aus öffentlich zugänglichen Gerichtsakten. Informationen zu den Funktionen der Plattform finden Sie auf PatSnap.