pSemi Corp. vs. Cirrus Logic: Dismissed With Prejudice in Semiconductor Patent Dispute

📄 Vollständigen Bericht anzeigen 📥 Als PDF exportieren 🔗 Teilen ⭐ Speichern

Fallübersicht

In a case that underscores the high-stakes nature of semiconductor intellectual property disputes, pSemi Corp.’s patent infringement action against Cirrus Logic, Inc. concluded with a stipulated dismissal with prejudice on February 3, 2026—just 307 days after filing. Case No. 1:25-cv-00415, heard before Judge Gregory B. Williams in the United States District Court for the District of Delaware, involved three U.S. semiconductor patents and targeted Cirrus Logic’s LN8411 product line.

The outcome—a mutual dismissal with each party bearing its own attorneys’ fees and costs—offers no public admission of liability or wrongdoing by either side. Yet the resolution carries meaningful implications for semiconductor patent litigation strategy, freedom-to-operate (FTO) analysis, and the evolving dynamics between fabless semiconductor IP holders and integrated circuit developers. For patent attorneys, IP professionals, and R&D teams operating in the power management and analog semiconductor space, this case provides a valuable data point on assertion strategy, venue selection, and negotiated resolution timelines.

Die Parteien

⚖️ Kläger

A wholly owned subsidiary of Murata Manufacturing Co., Ltd., specializing in RF and power management integrated circuits with a robust patent portfolio.

🛡️ Beklagter

A fabless semiconductor company known for high-precision analog and mixed-signal integrated circuits, serving audio, power conversion, and consumer electronics markets.

Streitige Patente

This litigation involved three recently issued U.S. patents in the semiconductor technology domain. Their high publication numbers indicate issuance within the 2024–2025 timeframe, reflecting pSemi’s active prosecution strategy in rapidly evolving semiconductor design areas.

  • US12212232B2 — Semiconductor architecture for power management ICs
  • US12143010B2 — High-efficiency power conversion methodologies
  • US12113438B2 — Integrated circuit design for analog and mixed-signal applications
🔍

Developing a new power management IC?

Check if your semiconductor design might infringe these or related patents before launch.

FTO-Prüfung durchführen →

Das Urteil und die rechtliche Analyse

Ergebnis

The case was resolved via stipulated dismissal with prejudice, jointly submitted by counsel from Quinn Emanuel and Morris Nichols. The order states: “All claims asserted in this case shall be dismissed with prejudice, with each party to bear its own attorneys’ fees, expenses, and costs.” No damages award, injunctive relief, or licensing terms were publicly disclosed. The “with prejudice” designation means pSemi cannot re-file the same claims against Cirrus Logic based on the same patents and same accused conduct.

Wichtige rechtliche Fragen

The case was initiated as a standard patent infringement action. Because the matter resolved by stipulation before trial or dispositive motion rulings, no judicial findings on infringement, validity, claim construction, or damages were issued. This means the case sets no binding legal precedent. The absence of a licensing disclosure, combined with each party bearing its own costs, suggests a confidential resolution, such as a cross-license, a design-around by Cirrus Logic, or a commercial negotiation.

Strategische Erkenntnisse

This case reveals important insights into assertion strategy and resolution dynamics for recently issued semiconductor patents. The filing of suit based on patents issued within 12–18 months of the application’s progression through prosecution represents an increasingly common “fast-assertion” strategy, leveraging newly granted claims against concurrent competitive products.

For patent holders, asserting recently issued patents with claim mapping tied to specific competitor schematics demonstrates thorough pre-litigation preparation. For accused infringers, retaining experienced patent defense counsel early positions them favorably for both litigation and negotiation. The mutual cost-bearing structure suggests neither party achieved a clearly superior public outcome, reflecting balanced litigation posture.

⚠️

Freedom-to-Operate-Analyse (FTO)

This case highlights critical IP risks in semiconductor design. Choose your next step:

📋 Die Auswirkungen dieses Falls verstehen

Learn about the specific risks and implications from this semiconductor litigation.

  • View all 80+ related patents in the power management IC space
  • See which companies are most active in semiconductor patents
  • Understand claim construction patterns in analog/mixed-signal ICs
📊 Patentlandschaft anzeigen
⚠️
Hochrisikogebiet

Power management ICs & analog circuits

📋
80+ Related Patents

In power management IC space

Design-Around-Optionen

Für die meisten Ansprüche verfügbar

✅ Wichtigste Erkenntnisse

Für Patentanwälte und Prozessanwälte

Stipulated dismissals with prejudice in Delaware semiconductor cases frequently reflect confidential licensing resolutions—monitor subsequent SEC filings.

Verwandte Rechtsprechung suchen →

The absence of claim construction or invalidity rulings limits precedential value but preserves both parties’ IP positions for future assertions.

Präzedenzfälle erkunden →
🔒
Empfehlungen des F&E-Teams freischalten
Get actionable IP strategy steps for semiconductor product teams, including FTO timing guidance and design documentation best practices.
FTO against pending applications Rigorous design documentation Design-around strategies
Entdecken Sie die vollständige Analyse in PatSnap Eureka

Häufig gestellte Fragen

Ready to Strengthen Your Patent Strategy in Semiconductors?

Schließen Sie sich den über 18.000 Fachleuten aus dem Bereich des geistigen Eigentums an, die PatSnap Eureka nutzen, um mit KI-gestützter Präzision Recherchen zum Stand der Technik durchzuführen, Patentanmeldungen zu erstellen und Wettbewerbslandschaften zu analysieren.

PatSnap-Team für geistiges Eigentum

Patentrecherche und Wettbewerbsbeobachtung · PatSnap

Diese Analyse wurde vom PatSnap IP Intelligence Team erstellt – einer Gruppe aus Patentanalysten, IP-Strategen und Datenwissenschaftlern, die täglich mit der globalen Patentdatenbank von PatSnap arbeiten, die über 2 Milliarden strukturierte Datenpunkte aus Patenten, Prozessakten, wissenschaftlicher Literatur und behördlichen Einreichungen umfasst.

Das Team ist darauf spezialisiert, wegweisende Gerichtsurteile zu verfolgen, komplexe Gerichtsentscheidungen in umsetzbare Strategien zum Schutz geistigen Eigentums zu übersetzen und die Auswirkungen auf die Wettbewerbsanalyse für Forschungs- und Entwicklungs- sowie Rechtsabteilungen zu ermitteln. Alle Fallanalysen stützen sich auf Primärquellen: offizielle Gerichtsakten, beim USPTO eingereichte Unterlagen und Urteile des Federal Circuit.

📊 Über 2 Milliarden Patentdatenpunkte 🌍 Über 120 Länder abgedeckt 🏢 Über 18.000 Kunden weltweit ⚖️ Globale Rechtsstreitdatenbank 🔍 Aus Primärquellen verifiziert

Referenzen

  1. United States District Court for the District of Delaware — Case 1:25-cv-00415 (via PACER)
  2. US-Patent- und Markenamt – Patentzentrum
  3. PACER-Fallsuche
  4. Cornell Legal Information Institute
  5. PatSnap – Lösungen für den Umgang mit geistigem Eigentum für Anwaltskanzleien

Dieser Artikel dient ausschließlich zu Informationszwecken und stellt keine Rechtsberatung dar. Alle Angaben zu den Fällen stammen aus öffentlich zugänglichen Gerichtsakten. Informationen zu den Funktionen der Plattform finden Sie auf PatSnap.

⚖️ Haftungsausschluss: Dieser Artikel dient ausschließlich zu Informationszwecken und stellt keine Rechtsberatung dar. Die dargestellte Analyse spiegelt öffentlich zugängliche Fallinformationen und allgemeine Rechtsgrundsätze wider. Für spezifische Beratung zu Patentstreitigkeiten, FTO-Analysen oder IP-Strategien wenden Sie sich bitte an einen qualifizierten Patentanwalt.