Federal Circuit Affirms Invalidity of Viasat Flash Memory Patent Against Western Digital
Que souhaitez-vous faire ensuite ?
Choisissez votre parcours en fonction de vos besoins actuels :
📋 Résumé de l'affaire
| Nom de l'affaire | Viasat Inc. v. Western Digital Corp. |
| Numéro de dossier | 24-1483 (Fed. Cir.) |
| Tribunal | Circuit fédéral, appel du circuit de Washington D.C. |
| Durée | Feb 2024 – Jan 2026 691 days |
| Résultat | Defendant Win — Patent Invalidated |
| Brevet en cause | |
| Produits incriminés | Western Digital Flash Memory Products |
Aperçu du dossier
Les parties
⚖️ Demandeur / Appelant
Global communications technology company known for satellite internet and networking, with a diverse patent portfolio including signal processing and data integrity technologies.
🛡️ Défendeur / Intimé
One of the world’s largest data storage manufacturers, specializing in NAND flash memory, SSDs, and HDDs, with deep expertise in error correction technologies.
Le brevet en cause
This case centered on a patent covering forward error correction (FEC) technology crucial for data reliability in modern storage devices. This technology is foundational for ensuring the integrity of data stored in flash memories.
- • US8966347B2 — Forward error correction (FEC) with parallel error detection for flash memories.
Developing flash memory technology?
Vérifiez avant le lancement si votre conception est susceptible d'enfreindre ce brevet ou d'autres brevets connexes.
Le verdict et l'analyse juridique
Résultat
The Federal Circuit issued a clean affirmance, upholding the lower tribunal’s finding that Viasat’s patent, US8966347B2, was invalid. No damages were awarded to Viasat. This outcome definitively closes the matter at the appellate level for this patent.
Principales questions juridiques
The case was classified as an Invalidity/Cancellation Action, meaning Western Digital successfully challenged the patentability of US8966347B2. Invalidity defenses in flash memory error correction cases often focus on prior art (§ 102/§ 103) or written description/enablement failures (§ 112).
The Federal Circuit’s affirmance suggests that it found sufficient legal and factual basis to uphold the invalidity determination, implying the lower tribunal’s findings were not clearly erroneous or legally flawed. This highlights the high bar for patentability in technology-dense fields like flash memory error correction where extensive prior art exists.
Analyse de la liberté d'exploitation (FTO)
This case highlights critical IP risks in flash memory design. Choose your next step:
📋 Comprendre l'impact de cette affaire
Découvrez les risques et les implications spécifiques liés à ce litige.
- View all related patents in flash memory error correction
- Découvrez quelles sont les entreprises les plus actives dans ce domaine de propriété intellectuelle
- Understand claim construction patterns for FEC technologies
🔍 Vérifier les risques liés à mon produit
Effectuez une analyse FTO complète pour votre propre technologie ou produit.
- Saisissez la description de votre produit ou ses caractéristiques techniques.
- L'IA identifie les brevets susceptibles de constituer un obstacle
- Obtenir un rapport d'évaluation des risques exploitable
Zone à haut risque
Flash memory error correction (FEC)
État de la technique étendu
In FEC and parallel processing
Careful Design-Around Needed
To avoid similar claims
✅ Points clés à retenir
Federal Circuit affirmed invalidity of US8966347B2 covering parallel FEC for flash memories—strong precedent for invalidity-first defense strategies in storage IP cases.
Rechercher la jurisprudence connexe →Appellate reversal of invalidity findings is difficult; patent holders must build strong prosecution records before litigation.
Explorer les précédents →Foire aux questions
The case involved US8966347B2 (Application No. US14/086807), covering forward error correction with parallel error detection for flash memories.
The Federal Circuit affirmed an invalidity determination under a patentability/invalidity action. Specific invalidity grounds were not publicly disclosed in available case records.
The affirmance strengthens invalidity defenses in the error correction patent space, signaling that prior art density in NAND flash and FEC technology can successfully defeat patent assertions at the Federal Circuit level.
Prêt à renforcer votre stratégie en matière de brevets ?
Rejoignez plus de 18 000 professionnels de la propriété intellectuelle qui utilisent PatSnap Eureka pour effectuer des recherches d'antériorité, rédiger des brevets et analyser le paysage concurrentiel avec une précision optimisée par l'IA.
Références
- United States Court of Appeals for the Federal Circuit — Case 24-1483
- U.S. Patent and Trademark Office — Patent Center for US8966347B2
- Institut d'information juridique de Cornell — 35 U.S.C. §§ 102, 103, 112
- Public Access to Court Electronic Records (PACER)
- PatSnap — Solutions de veille en matière de propriété intellectuelle pour les cabinets d'avocats
Cet article est publié à titre purement informatif et ne constitue en aucun cas un avis juridique. Toutes les informations relatives aux affaires sont tirées de dossiers judiciaires accessibles au public. Pour en savoir plus sur les fonctionnalités de la plateforme, rendez-vous sur PatSnap.