Monterey Research v. STMicroelectronics: Memory Patent Dispute Ends in Dismissal
Que souhaitez-vous faire ensuite ?
Choisissez votre parcours en fonction de vos besoins actuels :
📋 Résumé de l'affaire
| Nom de l'affaire | Monterey Research, LLC v. STMicroelectronics, Inc. |
| Numéro de dossier | 1:20-cv-00089 (D. Del.) |
| Tribunal | Tribunal fédéral de première instance pour le district du Delaware |
| Durée | Jan 2020 – Apr 2024 1,560 days (4.3 years) |
| Résultat | Defendant Win — Dismissal with Prejudice |
| Brevets en cause | |
| Produits incriminés | DDR3/DDR4 SDRAM-compliant devices, LPDDR3/LPDDR4 memory controllers, SRAM-integrated microcontrollers (SPC570S40E1), SPEAr300/310/320/320s/600, STA1295, SPC750S40E1 |
Aperçu du dossier
Les parties
⚖️ Demandeur
A patent assertion entity (PAE) holding intellectual property assets originally developed in the semiconductor memory space.
🛡️ Défendeur
The U.S. subsidiary of a global semiconductor leader with significant operations in automotive-grade microcontrollers, embedded processors, and memory-integrated system-on-chip (SoC) products.
Brevets en cause
This dispute centered on four U.S. patents covering semiconductor memory technologies, with claims spanning memory cell architecture, interface design, and semiconductor process technology:
- • US6459625B1 — Semiconductor memory technology
- • US6651134B1 — Memory architecture claims
- • US6534805B1 — Memory cell or interface technology
- • US7495951B1 — Memory-related semiconductor design
Developing memory products or integrated circuits?
Ensure your designs don’t infringe these or related patents. Early FTO is key.
Le verdict et l'analyse juridique
Résultat
The case concluded with a **stipulated dismissal with prejudice** on April 29, 2024, pursuant to Federal Rule of Civil Procedure 41(a)(1)(A)(ii). Crucially, the dismissal stipulated that **each party bears its own attorneys’ fees and costs**, implying a negotiated resolution without public damages or a court ruling on the merits.
Principales questions juridiques
The extended duration of the litigation (1,560 days) and its resolution via stipulated dismissal suggest several underlying dynamics. Semiconductor memory patent claims are highly technical, often leading to complex claim construction disputes. Given the accused products’ compliance with JEDEC standards (DDR3, DDR4, LPDDR3, LPDDR4), issues of standard-essentiality and design-around feasibility likely played a role. Furthermore, defendants frequently employ post-grant proceedings (IPR petitions) at the PTAB to challenge patent validity, which can significantly influence litigation posture. The mutual fee-bearing outcome points to neither party achieving a dominant litigation position after prolonged discovery and motion practice.
Analyse de la liberté d'exploitation (FTO)
This case highlights critical IP risks in semiconductor memory and JEDEC-standard products. Choose your next step:
📋 Comprendre l'impact de cette affaire
Découvrez les risques et les implications spécifiques liés à ce litige.
- Voir les 4 brevets dans ce domaine technologique
- Découvrez quelles entreprises sont les plus actives dans le domaine des brevets liés à la mémoire.
- Understand claim construction patterns for JEDEC standards
🔍 Vérifier les risques liés à mon produit
Effectuez une analyse FTO complète pour votre propre technologie ou produit.
- Saisissez la description de votre produit ou ses caractéristiques techniques.
- L'IA identifie les brevets susceptibles de constituer un obstacle
- Obtenir un rapport d'évaluation des risques exploitable
Zone à haut risque
JEDEC-compliant DDR/LPDDR interfaces
4 Related Patents
Dans ce litige spécifique
Défenses stratégiques
Can neutralize NPE assertion
✅ Points clés à retenir
Rule 41(a)(1)(A)(ii) mutual dismissals with prejudice and self-bearing fee structures signal balanced litigation outcomes — neither side achieved dominant position after 1,560 days.
Rechercher la jurisprudence connexe →Multi-patent, multi-product semiconductor cases in Delaware routinely run 4+ years before resolution.
Explorer les précédents →Foire aux questions
Four U.S. patents: US6459625B1, US6651134B1, US6534805B1, and US7495951B1, covering semiconductor memory architecture and interface technologies.
The parties filed a joint stipulation under FRCP 41(a)(1)(A)(ii), agreeing to dismiss all claims with each side bearing its own fees — indicating a negotiated resolution without judicial determination on the merits.
It confirms that JEDEC-standard memory products remain active NPE assertion targets; companies commercializing DDR4 or LPDDR4 devices should maintain proactive FTO analysis and IPR petition readiness.
Prêt à renforcer votre stratégie en matière de brevets ?
Rejoignez plus de 18 000 professionnels de la propriété intellectuelle qui utilisent PatSnap Eureka pour effectuer des recherches d'antériorité, rédiger des brevets et analyser le paysage concurrentiel avec une précision optimisée par l'IA.
Références
- PACER — Case No. 1:20-cv-00089, D. Del.
- USPTO Patent Center — Patent Details
- JEDEC Solid State Technology Association — Standards
- Institut d'information juridique de Cornell — Règle fédérale de procédure civile n° 41
- PatSnap — Solutions de veille en matière de propriété intellectuelle pour les cabinets d'avocats
Cet article est publié à titre purement informatif et ne constitue en aucun cas un avis juridique. Toutes les informations relatives aux affaires sont tirées de dossiers judiciaires accessibles au public. Pour en savoir plus sur les fonctionnalités de la plateforme, rendez-vous sur PatSnap.